电脑的电压怎么调？
CPU中使用的是vccio/A、vccio/Dvccsa（不过调整这三个电压有利于内存超频的稳定性），io/a指的是IOanalogVoltageio，io/d指的是IODigitalVoltageio。
数字电压SA指的是SystemAgent电压（可能这给出了内存控制器电压）。
一般直接加在自动档上，或者用手触摸加电压，用默认电压测试，如果能通过，就降低到0.05v，直到不稳定，就可以感觉到体质了。
如果不能通过默认，则加0.05v直至稳定。
简介
调整CPU、内存条、显卡等外设电压的选项通常不需要触碰，但在使用过程中超频时，一般需要提高CPU的电压； 降频时，可以降低CPU的电压。
调整幅度要适中，否则可能会损坏CPU及其他外设。
B647D/667和A1015/C2383可分别替代D669和B649。
B647D/667和A1015/C2383的工作电压略小于后者，但工作电流和功率非常接近。
一加11怎么看cpu体质
1.首先打开CPUZ软件。打开后，进入左上角的Processor选项卡。
2.其中，检查核心电压，它代表处理器的物理状况。
核心电压越高，处理器的物理状况越好。
相反，电压越低，处理器的物理状况越差。
谁有降低CPU功耗的好办法?
降低CPU功耗的好方法是什么？ 答案如下：降低芯片动态功耗的方法有三种：降低电源电压、减小芯片电容、降低开关频率。决定功耗的主要因素~~~1999年的PIII处理器采用0.25μm制造工艺，2000年11月推出的Pentium 4则经历了0.18μm工艺和0.13μm工艺。
Intel现已推出0.09μm。
Craft 的 P4E 系列。
此前，每一次技术进步都会带来CPU核心面积的缩小、频率的提升、功耗的降低。
0.13μm以后，情况就不同了。
我们知道，0.09μm工艺的P4E在频率没有大幅提升的情况下，功耗却大幅增加。
因此，传统的封装方法已经不能满足现有处理器降低功耗的需要。
那么是什么原因导致新制程CPU的功耗不降反增呢？ 首先，CPU中集成的晶体管数量的快速增加本质上印证了摩尔定律所说的18个月内晶体管数量翻倍的速度。
有源晶体管的数量越多，消耗的能量就越多，因此增加晶体管的数量是导致能耗增加的重要因素。
Intel新P4E功耗大幅增加的一个很重要的原因就是晶体管数量的增加——Prescott核心的晶体管数量高达1.25亿个，其中容量缓存1MB，足足增加了一倍多之前的 Northwood 核心 P4 处理器中的晶体管数量。
由于P4E的新架构为了提高频率而进一步增加了流水线级数，这首先导致流水线中晶体管数量的增加，同时也保证了流水线的数据传递。
，必须采用大容量的缓冲器结构，导致晶体管数量增加。
Prescott核心的晶体管数量高达1.25亿个，而Northwood核心的晶体管数量只有5500万个。
如此大的差异，耗电量大幅增加也在情理之中。
其次，如今所有的CPU硅片都是采用CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺制造的。
COMS芯片的切换机制决定了功耗如何增加。
COMS芯片的主要功耗分为静态功耗和动态功耗。
通常，对于 CMOS 电路，静态功耗与动态功耗相比可以忽略不计，而动态功耗基本上决定了总功耗。
然而，对于0.13μm以下的工艺，栅介质非常薄（小于2纳米，相当于0.002μm），容易产生高漏电流。
目前的估计表明，采用 0.13μm 技术时，静电泄漏可占总功耗的 12% 至 25%，具体取决于设计。
一言以蔽之相对而言，0.25μm处的漏电消耗不到总功耗的1%，0.18μm处的漏电消耗仅为3%至5%。
对于0.09μm以下的工艺，静电消耗会呈指数级增长。
静态功耗也包括三部分： A. CMOS 管亚阈值电压漏电流所需的功耗 B. CMOS 管栅极漏电流所需的功耗 C. CMOS 所需的功耗； 管基板漏电流 (BTBT) 消耗。
静态功耗的三个原因以及动态功耗的计算公式如下：P=C×V2×fC为容性负载，V为电源电压，f为开关频率。
可见，降低芯片动态功耗的方法有3种：降低供电电压、减小芯片电容、降低开关频率。
了解了原理之后，我们看看在这些方面还可以做些什么来降低CPU的功耗。
●增加并行晶体管单元的数量、增加缓存容量、集成内存控制器、增加防病毒功能、单芯片多核等，都需要部署更多的晶体管。
随着CPU功能和性能的提高，集成晶体管数量增加的趋势是不可逆转的。
因此，单纯通过减少晶体管数量来降低功耗是不切实际的。
双核AMD64必须有大量晶体管 ●电源电压 从CPU的发展历史来看，每一次技术的进步也会导致核心电压的降低。
目前桌面CPU的核心电压已经达到1.5V左右。
而核心电压则用于笔记本电脑。
超低电压Pentium III-M处理器的工作电压可低至0.95V。
铜互连技术也起到了降低电压的作用。
金属铜（Cu）的电阻率（~1.7μΩ·cm）比金属铝（~2.7μΩ·cm）低约40%，有效降低连接电阻，从而降低电流上的压降。
线。
降低CPU对供电电压的要求，用铜线替代传统的铝线已成为CPU技术发展的必然方向。
虽然金属银可能具有较低的电阻率（~1.59μΩ·cm），但在正常环境下容易受到腐蚀，且成本较高，因此不用于集成电路布线。
但CPU的正常工作电压不可能无限降低。
还需要考虑电源电压和频率之间的关系，即更高的频率需要实现更高的电源电压。
逻辑芯片需要200mV～300mV的阈值电压才能实现优异的性能，电源电压应为阈值电压的3倍左右。
如果阈值电压为 300mV，则电源电压需要为 900mV (0.9V)。
即使不追求高性能，阈值电压也不能降低太多。
如果阈值电压太低，所需的阈值电流会增加，也可能不会可以关闭，导致“门”无法“工作”。
减小芯片电容核心面积的另一个后果是晶体管电容增加，以及由于介质间隙减小而导致互连电容增加。
电容的大小不仅影响芯片的功耗，还决定芯片所能达到的开关速度“Low-k”低介电常数绝缘技术采用低介电常数绝缘体对芯片内部电路层进行绝缘，可以降低界面电容。
P4E（Prescott）使用的Low-k材料由Northwood的SiOF改为CDO，连接电容降低了18%，可以实现更低的布线延迟并降低能耗。
情况并不十分乐观，Low-k材料在应用过程中遇到了困难，2003年，国际半导体技术计划（ITRS2003[7]）。
未来几年将启动低介电常数材料在集成电路中的应用，介电常数范围为2.7至3.1。
真空的介电常数为1.0。
降低介电常数的空间本来就很小，并且无法实现强度的增加。
Low-k材料的应用已达到极限。
硅衬底和晶体管之间的接触区域会积聚大量电荷，形成输入电容和杂散电容。
SOI技术在硅衬底和晶体管之间埋有一层氧化层。
电荷将不再积聚在晶体管与二氧化硅之间的接触区域，大大减少了寄生电容的产生。
●工作频率 现阶段，人们对性能提升的需求仍然是CPU快速发展的第一推动力。
在不改变CPU架构和算法的情况下，降低频率不仅会降低功耗，还会降低性能。
因此，要保持良好的性能增长，必须在降低频率的同时，采用新的架构和算法来补偿因频率降低带来的性能下降。
Intel也遇到了高频的困扰，开始在提升IPC上寻求突破，放弃了推广了近4年的高频路径。
桌面版传奇的新一代PentiumM（代号：Dothan）也算是回归了Intel的CPU开发理念。
AMD Athlon64系列的推出也体现了新架构的采用，可以有效降低运行频率，同时保持强劲的性能。
CPU性能的增长不会停止。
即使当前频率无法进一步提升，也可以通过改变CPU架构来继续提升性能。
尽管目前半导体材料的制造问题面临困难，但随着一批新物质的理论和应用研究的不断深入，这一障碍终将被克服。
未来CPU主频还会继续提升达到微电子技术的物理极限。
任何时候，主流CPU的功耗都会在大家可以接受的范围内，因为用户需求决定一切！ 回答完毕！ 大家都为我着想！ 我是为了大家！
